Shell script, Verilog, Makefile, System Verilog, C, Python, Perl, Uvm, RTL