UNIX, Verilog, Windows, System Verilog, Digital IP development, RTL Coding, LINT, DFT checks, IO controller design, cdc, Synthesis, RDC, ATPG

static timing analysis, Tcl, Verilog, Python, Perl, Synthesis, systemverilog, ATPG, Dft, Rtl Design