DFT architecture, FinFET nodes, Tessent, Boundary scan IEEE 1149.1, Cadence Modus, MBIST, TestMAX, DFT compiler

logic bist , Usb, Perl, Pcie, Shell scripting, Static Timing Analysis, Python, Tcl, Memory BIST, Mentor, Cadence, IEEE 1149.1 JTAG, IEEE 1500, Analog Mixed-Signal test structures, DFT architecture, ATPG, EDA Tools, IEEE 1687 IJTAG, Siemens, Synopsys