Wireshark, Zigbee, Wlan, Thread, Python, Iperf, Ellisys sniffers, Bluetooth BR, LE Audio

Python, Perl, Shell, Synopsys VCS, SVA, Uvm, UPF, CPF, Siemens Questa, systemverilog, Cadence Xcelium

Python, Tcl, timing sign-off, PDV, Physical Design, place-and-route analysis, Cadence Innovus, Siemens Mentor Calibre, advanced technology nodes 5nm or lower

Shell, Pcie, Perl, Arm, Python, Tcl, MCU, UCIe, Uvm, systemverilog, AMBA, Axi

Usb, C, Uart, Bash, Spi, Pcie, Perl, Verilog, I2c, System Verilog, Python, Tcl, gate-level simulations, verification methodology, i2s, Uvm, DP, Sd

Python, systemverilog, Analog Mixed-Signal circuits, EDA Tools, Verilog-A, Cadence

Asic verification, digital design verification, Uvm, test bench architecture, systemverilog, GIT version control, C Language