boundary scan , Tcl, Vcs, System Verilog, Python, Perl, Logic Equivalency checking, TestMax, EDA Tools, Memory BIST, JTAG protocols, ATPG, Scan and BIST architectures, primetime, Gate level simulation debugging, Tessent tool sets, TetraMax

Silicon Validation, Shell, Perl, Vcs, Mentor ETVerify, Dft, ATPG, Modelsim, MBIST, TestKompress