Debugging, Software testing acceleration, Emulation, Zebu, Veloce, Hardware design validation, Palladium

lauterbach , Spi, C, Systemc, Usb, Shell, Tcl, Verilog, Jtag, Python, Pcie, Perl, DDR, Axi, Coresight, LPDDR, RTL, UltraSoC, Cadence Palladium, systemverilog, VHDL, Cadence Palladium XP, ZeBu

C, Cpu, Shell, Perl, Python, Tcl, Content Debug support, DSP Core, Place and Route Constraints, Emulation Platforms, Palladium, FPGA Prototyping, Synthesis, Waveform generation, Veloce, Clocking and System Debug, TCI

Perl, Verilog, Python, Tcl, Cadence Xcelium, Palladium, Rtl Design, Synopsys VCS, VHDL, Zebu, SoC Verification, Velloce

Perl, Verilog, Python, Tcl, Cadence Palladium, RTL, Digital Design, emulation compile mapping, systemverilog, acceleration, ASIC SoC emulation, UVM-based verification environments, Synopsys ZeBu, runtime concepts, partitioning

Tcl, Verilog, System Verilog, C, Gdb, Python, Veloce, Zebu, waveform debuggers, Palladium

supercollider , Fpga, Vcs, Ovm, Perl, Maestro, Ruby, Python, Verdi, Palladium, Uvm, Emulation model builds, ZeBu, Veloce, Metro-Maestro

Perl, Verilog, Python, Tcl, Cadence Palladium, Siemens Veloce, Synopsys ZeBu, systemverilog

SoC-level DV, Performance optimization, ZEBU Emulation platforms, systemverilog