Perl, Python, Tcl, VPlan, Synopsys VCS, Synopsys VC Formal, JasperGold, Cadence simulation tools, AMBA protocols, Uvm, systemverilog

C, Pcie, Ethernet, SV, CXL, Uvm, UCIe, systemverilog

liberty , boundary scan , Svn, JIRA, DDR, Jtag, Pcie, Verilog, Scripting, System Verilog, Tcl, python, PHY-level IO interfaces, bump map pattern definition, pad ring planning, RTL, IO standards, lef, SERDES, EDA Tools, IEEE 1149.1, IO library cells, Isp, Orbit IO, DFT methodologies, flow automation, IO cell placement, CXL

C, Perl, Verilog, Shell scripting, Python, Tcl, SVA, UVM assertions, systemverilog

Python, Tcl, Shell scripting, Debugging, Perl, Uvm, systemverilog, Mixed-Signal Verification