Shell, C, Verilog, Python, Uvm, systemverilog

Soc, C++, Pcie, Sata, Firmware, Test Planning, Uvm

Vcs, JIRA, Git, Bitbucket, Perl, Verilog, Python, Tcl, CVS, Gate-Level Simulation, Xcelium, Palladium, Uvm, systemverilog, Assertions, Zebu, Protium, Questa, RTL-to-Gate-Level Simulation, HAPS, SoC Verification