Verilog, Vcs, Python, UVM methodology, systemverilog, Assembly Programming, Co-Simulation

System Verilog, C, Python, Perl, Jira, Confluence, Git, Uvm